Une méthode de qualification des IPs

"QIP Metric"

Une méthode de qualification des IPs

"QIP Metric"

La forte intégration des circuits FPGA (Field Programmable Gate Array) offre aux développeurs une multitude de ressources pour y implanter des fonctions de plus en plus complexes. Celles-ci sont développées à l’aide d’un langage de description matériel, pour être mises en œuvre dans le circuit électronique. Ainsi des sociétés conçoivent des composants génériques prêts à être intégrés. Il s’agit généralement de blocs fonctionnels complexes dont le prix peut être élevé. Pour l’équipe R&D qui a recours à cette solution il est indispensable d’avoir le maximum de garanties.

Introduction : les IPs

La société qui fournit le bloc fonctionnel à l’équipe R&D garde la propriété intellectuelle de celui-ci. Le composant, ou plutôt IP Core (Intellectual Property) est soumis à une licence à laquelle le client souscrit. Une IP peut être livrée avec différents niveaux de confidentialité, chacun en fonction du prix.

  • Les fichiers sources donnent au client la possibilité de prendre la connaissance de l’IP au niveau de la description par un langage de conception dédié (comme le VHDL) et éventuellement d’effectuer des modifications. Évidemment, les changements apportés à l’IP d’origine par l’acheteur ne sont plus couverts par les garanties et le support initial de la part du vendeur.
  • Les fichiers de synthèse ou "netlist" décrivent la représentation de l’IP sous forme de fonctions génériques connectées entre elles. Le client a la possibilité d’ajouter ses contraintes (fréquence, affectation des broches du circuit …) pour l’intégration de l’IP dans le circuit. C’est ce niveau de confidentialité qui est généralement demandé.
  • Le fichier de programmation, résultat final du flot de conception constitue un flux binaire servant à la configuration d’un circuit bien précis. Il ne donne accès à aucun degré de liberté supplémentaire.

La multitude d’IP proposée par les fournisseurs offre au client la possibilité de pouvoir sélectionner avec précision le composant qui lui convient. Par exemple des fonctions telles qu’une pile TCP/IP, un encoder JPEG sont disponibles sur le marché. Le recours à l’utilisation de blocs IP prêts à l’utilisation ou à l’intégration apparaît donc comme une approche incontournable dans les projets de conception de circuits électroniques complexes. En effet, cela est susceptible de réduire significativement les délais de mise sur le marché toujours plus pressants (le fameux time-to-market) et de palier aux expertises techniques manquantes pour un projet. Toutefois, la sélection adéquate d’une IP est capitale pour, au moins, deux raisons :

  • D’une part le prix élevé de la licence aura un impact sur le coût du développement, voir le coût de production.
  • D’autre part, l’équipe de R&D n’aura pas la maîtrise technique complète de la fonction remplie par l’IP Core.

Sur ce dernier point, il est indispensable à l’équipe R&D de disposer d’une IP fiable c’est-à-dire d’avoir des garanties sur la méthodologie de conception et le support du fournisseur ainsi que la pérennité du composant.

VSI Alliance

Entre les fournisseurs d’IP d’un côté et les équipes de développement de l’autre, il est impératif que la communication des informations soit effectuée sans ambiguïté. Face à la complexité croissante, depuis plusieurs années, des systèmes intégrés dans les circuits électroniques, il a fallu mettre en place une standardisation des méthodologies de conception. Cette harmonisation a vu le jour avec la création du consortium VSIA (Virtual Socket Interface Alliance) composé d’industriels du SoC fondé en 1996. L’objectif était d’améliorer la productivité des concepteurs de SoC en définissant entre autres les règles de développement, d’intégration et de réutilisation des IP. VSIA a été dissout en 2008 mais ses travaux sont aujourd’hui repris par les industriels. Les groupes de travail de VSIA ont défini des spécifications sur les informations livrables, les nivaux de protection des IP et une méthode d’évaluation de la qualité. Avec le coût, ce dernier point constitue le critère de sélection décisif lorsque plusieurs IPs répondent aux exigences fonctionnelles du client. La méthode est basée sur une liste de questions auxquelles répondent le client et le fournisseur, et à partir de laquelle un score est attribué. Elle permet aussi dans un premier temps d’établir une collaboration étroite entre le client et le fournisseur, ce qui facilite la mise en œuvre de modifications parfois nécessaires. Cette méthode, baptisée "QIP Metric" est publique comme tous les autres travaux de VSI Alliance. Elle est largement adoptée dans l’industrie des IP comme en témoignent les nombreux articles de presses sur Internet.

La QIP Metric

Les différents domaines dans lesquels ces questions sont réparties mettent en avant un aspect tri dimensionnel de la qualité d’une IP. Il s’agit de prendre en compte les aspects suivants :

  • L’évaluation du fournisseur : Cette partie remplie par le fournisseur renseigne le client sur la confiance à lui accorder. Elle permet de prévoir la qualité des prestations du vendeur en passant en revue différents points liés à la méthodologie. Il s’agit principalement de l’application d’un plan qualité, la gestion des évolutions, le support au client ainsi que la documentation et les livrables. Des questions relatives à la stabilité de la société complètent l’estimation de la fiabilité du vendeur. En toute rigueur l’analyse de la capacité du vendeur devrait constituer une première étape avant de poursuivre le reste de l’évaluation.
  • La méthodologie de conception : L’objectif est de qualifier la facilité de réutiliser l’IP. Elle est applicable lorsque le client dispose des fichiers sources et permet alors de qualifier la robustesse de l’IP. Les questions abordent la facilité de réutilisation (configurabilité, portabilité, évolutivité…), la qualité du design par le respect de règles de conception détaillées et les tests de vérification.
  • La facilité d’intégration : Pour l’IP faisant partie du design d’un circuit, il est primordial d’avoir la connaissance de ses interfaces mais aussi de pouvoir générer le fichier complet de programmation. Dans un premier temps, un bilan est dressé sur la documentation utilisateur et sur l’intégration proprement dite. Ensuite, la deuxième partie traite des aspects du design et des tests, à prendre en compte pour l’intégration de l’IP dans le design complet du circuit. Ces aspects peuvent avoir un impact sur la manière d’implanter le design dans le circuit.

Un niveau de priorité est affecté à chaque question pour le calcul du score d’évaluation. Ce niveau est caractérisé par une des trois valeur suivantes :

  • Les impératifs : Ils doivent être tous satisfaits sous peine d’impossibilité d’employer l’IP sur le projet.
  • Les règles : Un non respect peut avoir un impact sur le temps d’intégration de l’IP.
  • Les directives : Leur respect contribue à la bonne qualité de l’IP.

L’usage de la "QIP Metric" au CETIC

Lors de notre dernier développement FPGA où il était question d’évaluer l’intégration d’une IP (moteur d’accélération hardware pour pile TCP/IP), l’usage de la "QIP Metric", bien que partiel, nous a apporté un support pertinent dans l’évaluation de la qualité des IP candidates. Notre besoin plus orienté vers la maturité que la facilité de réutilisation impliquait une confiance élevée envers le vendeur. Durant la phase d’intégration, pendant laquelle le support du vendeur est indispensable, les questions relatives à la facilité d’intégration ont servi de base commune aux échanges.
Enfin, cette méthode est en adéquation parfaite avec la politique de qualité développée et mise en œuvre par le CETIC.

Gérard FLORENCE