Mise en œuvre de réseau de neurones sur SoC FPGA

Mise en œuvre de réseau de neurones sur SoC FPGA

L’objectif du stage est de mettre en œuvre un réseau de neurone récurrent sur SoC FPGA Zynq avec l’environnement open source PYNQ.

L’architecture des SoC FPGA récents, intégrant un noyau multiprocesseurs et une matrice de ressources logiques programmable, permettent aux applications d’intelligence artificielle d’atteindre des performances élevées. Cependant le développement de tels systèmes s’avère encore compliqué. PYNQ, de Xilinx, est présenté comme un environnement open source qui facilite le développement des application exécutées à la fois par le noyau processeur et la logique programmable du SoC FPGA.
Ce stage comprend deux parties. Tout d’abord, le travail porte sur l’évaluation de l’environnement PYNQ. Pour cela, le stagiaire dispose d’une carte de développement munie d’un circuit Xilinx Zynq : la carte Ultra96 ou équivalent. Il s’agit de développer une application mettant en œuvre le noyau processeur et la logique programmable.
La deuxième partie consiste à mettre en œuvre un réseau de neurones récurrent à partir d’un projet existant. En fonction des résultats obtenus, une étude sera menée en vue d’une application de traitement de la parole.

Profil recherché :

  • Python, C
  • FPGA, VHDL : Notions théoriques la partie design logique devant se limiter à l’intégration de blocs logiques déjà codés.
  • Capacité d’analyse, autonomie, découverte, communication