Le traitement par graphe est largement répandu dans divers domaines, tels que l’apprentissage automatique, les applications médicales, l’analyse des réseaux sociaux et bien d’autres. La complexité croissante des graphes qui peuvent contenir jusqu’à des centaines de millions d’arêtes combinée à la nature irrégulière du traitement des graphes, pose des défis de temps d’exécution et de puissance consommée. Les FPGA apparaissent comme une solution susceptibles d’apporter une réponse à ces problèmes.
L’étude menée dans le cadre de ce stage, portera sur un algorithme appliqué à la métagénomique en vue d’accélérer la recherche de correspondance de séquences d’ADN dans les bases de données génomiques.
Dans un premier temps le stagiaire travaillera sur la définition du graphe. Ensuite il étudiera la mise en œuvre des traitements en SoC FPGA sur une carte de développement. L’objectif est d’investiguer différents points critiques tels que les transferts de données, les mesures de performances, la testabilité, l’optimisation des ressources mémoires. D’autres aspects liés à la méthode de conception du composant VHDL et son intégration à d’autres applications sont importants.
Profil recherché :
Durée minimum : 3 mois
Contacts :
Gerard Florence
Lotfi Guedria